硕士及以上学历，全日制应届毕业生；
熟练掌握Verilog语言及EDA工具，具有以太网、UCle、RapidlO等相关项目经验者优先

计算机、集成电路、通信等相关专业；
具备模拟IC设计的基本知识、熟悉带隙基准、OPAMP、DAC、ADC等工作原理和设计方法；
掌握电路分析方法；
具有一定硬件调试基础，熟悉FPGA开发环境及工作过程。