掌握理解基本模拟电路设计或数字电路设计。

熟悉spice, spice, VeriloVerilogg/VHDL/VHDL语言，版图设计工具。

熟悉C, Perl, Tcl, PythonPerl, Tcl, Python等编程语言等编程语言。

熟悉Synopsys/Cadence/Mentor公司的EDA工具者优先。

在校成绩优异,获得校级以上奖学金优先。

一年相关工作或实习经验者优先。

熟练的英文书写和口语技能, 有团队合作精神。

简历投递邮箱：[申请查看]

备注：应届生请附成绩单

负责先进工艺节点下(16nm/7nm/5nm ...)的数字芯片后端物理设计，涵盖RTL in到GDS out的所有工作流程，包含综合，布局布线，时钟树设计，时序收敛与验证，可测性设计（DFT），芯片电气设计功耗分析，3D封装技术，以及物理验证等。